欢迎光临,防静电科技网!
静电防护培训

客服热线:

刘老师18118101629 侯老师13973642894
ESD行业动态
您现在的位置:  ESD咨询 > ESD行业动态
制程上的ESD
防静电科技网   2022-07-18 13:45:20 作者:SystemMaster 来源: 文字大小:[][][]
要么改变PN结,要么改变PN结的负载电阻,而改变PN结只能靠ESD_IMP了,而改变与PN结的负载电阻,就是用non-silicide或者串联电阻的方法了。

1)Source/Drain的ESD implant
       因为我们的LDD结构在gate poly两边很容易形成两个浅结,而这个浅结的尖角电场比较集中,而且因为是浅结,所以它与Gate比较近,所以受Gate的末端电场影响比较大,所以这样的LDD尖角在耐ESD放电的能力是比较差的(<1kV),所以如果这样的Device用在I/O端口,很容造成ESD损伤。

       所以根据这个理论,我们需要一个单独的器件没有LDD,但是需要另外一道ESD implant,打一个比较深的N+_S/D,这样就可以让那个尖角变圆而且离表面很远,所以可以明显提高ESD击穿能力(>4kV)。但是这样的 话这个额外的MOS的Gate就必须很长防止穿通(punchthrough),而且因为器件不一样了,所以需要单独提取器件的SPICE Model。

2)接触孔(contact)的ESD implant
       在LDD器件的N+漏极的孔下面打一个P+的硼,而且深度要超过N+漏极(drain)的深度,这样就可以让原来Drain的击穿电压降低(8V-->6V),所以可以在LDD尖角发生击穿之前先从Drain击穿导走从而保护Drain和Gate的击穿。所以这样的设计能够保持器件尺寸不变,且MOS结构没有改变,故不需要重新提取SPICE model。当然这种智能用于non-silicide制程,否则contact你也打不进去implant。

3)SAB (SAlicide Block)
       一般我们为了降低MOS的互连电容,我们会使用silicide/SAlicide制程,但是这样器件如果工作在输出端,我们的器件负载电阻变低,外界 ESD电压将会全部加载在LDD和Gate结构之间很容易击穿损伤,所以在输出级的MOS的Silicide/Salicide我们通常会用SAB(SAlicide Block)光罩挡住RPO,不要形成silicide,增加一个photo layer成本增加,但是ESD电压可以从1kV提高到4kV。

4)串联电阻法
       这种方法不用增加光罩,应该是最省钱的了,原理有点类似第三种(SAB)增加电阻法,我就故意给他串联一个电阻(比如Rs_NW,或者HiR,等),这样也达到了SAB的方法。



静电对工业生产的危害 设计上的ESD

Copyright ©   苏州吉兆科技有限公司  苏州品安鑫科技咨询有限公司  All Rights Reserved

苏州市吴中区东吴北路170号东吴广场429室(地铁4号线团结桥站3号出口即到)

电话:0512-65181929    Fax:0512-67873343    联系人:刘老师18118101629、徐老师18115681629、侯老师13973642894 

    备案号:苏ICP备16061842号    技术支持:亿韵商务 苏州网站建设